← Back
Editing: opcodes.mo
�� � 0 � � � �' �' �' �' �' �' 4 ( H 9( J �( 4 �( 3 ) 7 6) 3 n) � �) 0 <* � m* � �* [ �+ � �+ � r, � - [ �- � �- � z. � / � �/ / (0 ( X0 ( �0 ( �0 / �0 1 1 B 51 % x1 % �1 ( �1 ( �1 2 2 E I2 1 �2 ? �2 ( 3 ) *3 . T3 �3 / �3 . �3 �3 4 %4 ?4 Y4 c4 m4 �4 �4 �4 �4 �4 �4 �4 5 5 .5 @5 ( ^5 �5 �5 �5 �5 �5 6 #6 26 P6 a6 y6 �6 �6 �6 �6 �6 �6 7 G )7 q7 �7 ; �7 �7 8 $8 A8 S8 = r8 & �8 �8 $ �8 " 9 - <9 j9 - �9 3 �9 �9 : 3 : # T: x: �: �: % �: ) �: % ; ! +; ! M; $ o; �; �; 8 �; �; " < 8< ! P< r< ' �< ' �< �< 7 �< -= W D= } �= P > 4 k> k �> t ? 4 �? 5 �? B �? /@ & K@ r@ �@ �@ �@ ) �@ , A , CA 9 pA C �A 7 �A ; &B R bB R �B / C 8C " SC # vC �C �C - �C ( �C 'D =D ! WD 5 yD & �D ' �D / �D ) .E / XE �E b �E . F 8F PF lF �F ! �F 0 �F �F G ! !G % CG iG < }G �G # �G 2 �G + 0H \H }H �H �H 3 �H / I 0I JI bI }I �I �I �I + �I J " +J NJ * jJ % �J # �J 7 �J K = 8K 7 vK ! �K 5 �K " L )L JL kL �L �L ! �L �L M 2 (M 1 [M , �M + �M 2 �M 2 N ) LN vN �N ) �N ! �N ' �N ' O ' ?O gO : O �O �O �O �O P $P ?P UP uP �P �P �P �P �P " Q 8Q " HQ kQ �Q �Q �Q �Q ! �Q E R ' bR �R �R �R 1 �R 9 S ) OS : yS < �S ] �S 4 OT ; �T = �T ^ �T 8 ]U ? �U A �U b V ; {V = �V ^ �V : TW < �W ] �W = *X ; hX = �X ^ �X = AY ? Y ` �Y ; Z = \Z ^ �Z ; �Z = 5[ ^ s[ ; �[ = \ ^ L\ : �\ < �\ ] #] 9 �] ; �] \ �] ; T^ = �^ ^ �^ ) -_ # W_ 9 {_ 9 �_ ? �_ ? /` 3 o` 9 �` ? �` ? a @ ]a B �a c �a Eb 6 fb �b �b �b �b �b c $c Ac Tc oc �c �c % �c �c �c d F d 2 Vd 0 �d + �d . �d 1 e Ge ee % ve �e ( �e % �e & f (f & @f gf �f �f ) �f % �f g !g 5g & Hg og �g �g & �g 5 �g J h [h gh sh ! �h �h �h $ �h % �h + i @i Yi xi 2 �i 2 �i 2 �i 4 %j , Zj �j 9 �j F �j 4 k Kk ( jk �k ; �k / �k & l " El hl ! �l �l �l �l �l m !m 9m Nm bm vm �m �m ( �m % �m n n .n 4 Dn ! yn + �n �n ' �n o ,o 9o Vo so % �o �o �o 0 �o 5 p 2 Kp & ~p ' �p �p �p & q & 0q - Wq ; �q J �q = r 3 Jr ~r �r �r �r �r % �r �r s $ %s Js ( Zs $ �s " �s - �s $ �s t ?t Xt # wt " �t " �t �t u u 6u Nu % fu �u �u @ �u x x : x F Kx T �x / �x = y 5 Uy 5 �y � �y / fz � �z � ?{ q �{ � V| � } � �} q M~ � �~ � g � � � �� @ j� , �� , , � 4 2� 6 g� G �� + � + � . >� . m� 7 �� J ԃ 6 � C V� . �� / Ʉ 7 �� 1� ? @� > �� # �� # � . � . 6� e� q� }� �� �� Ɔ / І � � (� ;� Y� r� �� / �� ܇ �� � % -� $ S� x� �� * �� ӈ � � (� D� c� x� �� �� Љ W � / E� - u� [ �� �� ( � ' C� k� 3 �� c �� * � D� ( e� ' �� . �� � 4 � 4 8� ) m� - �� E ō * � % 6� \� w� ? �� C ? � ; F� ; �� > �� �� � B 1� + t� 5 �� # ) �� " $� 7 G� 7 � �� ; ԑ V � M g� � �� Z N� > �� � � � r� 2 � ; 6� J r� �� ӕ � � &� =� 4 V� ) �� ) �� F ߖ A &� 5 h� 9 �� Q ؗ _ *� + �� �� + Ҙ , �� $ +� 2 P� . �� & �� - ٙ � + %� = Q� + �� , �� - � $ � A ;� ( }� x �� 1 � Q� k� �� �� ' �� 1 � � + :� 0 f� < �� ԝ I � + 2� 1 ^� = �� - Ξ ( �� * %� " P� s� L �� J � % +� Q� k� 1 �� = �� 1 �� *� P K� 2 �� ( ϡ " �� ) � * E� . p� K �� % � \ � ? n� ' �� M ֣ 6 $� 9 [� 9 �� 9 Ϥ 8 � B� & ]� ! �� ! �� 3 ȥ 2 �� . /� , ^� 3 �� 3 �� * � � 7� - M� {� . �� . ɧ . �� ! '� K I� " �� " �� ۨ � � ! � - ;� 8 i� : �� : ݩ : � : S� �� / �� + Ϊ �� ) � , /� / \� �� �� ) �� # � O � * ^� �� �� ì 1 � 9 � ) N� : x� < �� ] � 4 N� ; �� = �� ^ �� 8 \� ? �� A կ b � ; z� = �� ^ � : S� < �� ] ˱ = )� ; g� = �� ^ � = @� ? ~� ` �� ; � = [� ^ �� ; �� = 4� ^ r� ; ѵ = � ^ K� : �� < � ] "� 9 �� ; �� \ �� ; S� = �� ^ ) ,� # V� 9 z� 9 �� ? � ? .� 3 n� 9 �� ? ܺ ? � @ \� B �� c � ! D� < f� �� ¼ � " � $� C� d� z� �� �� % ʽ - � � :� P� S c� 7 �� 5 � / %� 3 U� 1 �� ' �� � ( �� !� , 7� 1 d� * �� �� . � , � 9� R� 9 n� , �� � �� � / "� R� 0 s� �� ) �� L �� N 3� �� �� �� " �� �� �� " � / &� 1 V� �� & �� �� N �� N 1� N �� Q �� 5 !� W� L i� V �� H � ( V� $ � / �� J �� * � ) J� 1 t� ' �� / �� # �� "� 8� Q� g� �� �� �� �� �� �� � . � 6 O� �� # �� * �� > �� # #� F G� ) �� & �� �� �� ! � ! .� P� - q� �� �� C �� G � @ e� 6 �� 8 �� � / 5� * e� * �� 9 �� < �� R 2� 4 �� ? �� �� & � -� 7� I� ( [� �� $ �� ) �� �� & � " 4� " W� , z� " �� �� �� $ �� ) � ( C� ( l� @ �� �� ! �� / � / I� 2 y� - �� 8 �� 6 i C � � { g � G ; \ 7 � � � � � * � � � k ^ � � � 2 � � � � 5 ) X 8 ! p ; � s � ? % f I � � 2 � � p > W � � E � � � ) $ � n � P � � - q � C w ` ` � � � � � � m � � � A V + � � � & M v � � � � � � ~ � J h � o ( � l � F � � � � u � � M $ � � � � � � < G w O R a # Y H � � � x ! \ � � � < e 3 � � ' � � ] � � � _ e � s � � D % = b . � 1 � � / 0 : � � � � � > � U d ~ � B � R I / � 5 � b 1 � * J � E T o L � � S ( � � � � � � � � " u H � � � � O � � � , � � � � � X � Q � T z f � ] { � � � � � � 8 g � � � � c � j � } � � Z � n � � v � = � V � @ � � K � � � � � c � � z a � [ � � Q � � � l � � � � + � � � h x 9 0 _ � j K � | � } � 6 ^ D : t S 4 � B ' � � r � � � � � � y � � q � � Y ? � 4 � N � � � � 3 m k � � � � � � # F 7 , W | � A � � & � � U � � " � d . � � � N y � � - r L � @ � i � � P 9 t [ � � � Z � � � � �' �' � ����9� ) ���� no-aliases Use canonical instruction forms. numeric Print numeric register names, rather than ABI names. For the options above, the following values are supported for "%s": aliases Do print instruction aliases. debug_dump Temp switch for debug trace. no-aliases Don't print instruction aliases. no-notes Don't print instruction notes. no-pc Don't print program counter prefix. ctx4 Force disassembly using 4-context mode. ctx8 Force 8-context mode, takes precedence. notes Do print instruction notes. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following LoongArch disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following NFP specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M<class[,class]> to select the correct opcode class(es). Warning: illegal use of double register pair. addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *illegal* *unknown operands type: %d* *unknown* , <invalid CRC operator>, .<bad> 21-bit offset out of range 64-bit address is disabled <bad> <function code %d> <illegal instruction> <illegal precision> <illegal reg num> <internal disassembler error> <internal error in opcode table: %s %s> <invalid CC-reg number> <invalid branch>[ <invalid cacheop number> <invalid cmd action %d:%d:%d>[] <invalid cmd target %d:%d:%d>[] <invalid condition code> <invalid flag> <invalid float-CC-reg number> <invalid opsize> <invalid prefop number> <invalid reg number> <invalid register number> <invalid s-reg number> <invalid size> <invalid v-reg number> <invalid_instruction>: <unknown register %d> ABORT: unknown operand An error occurred while generating the extension instruction operations Assume all insns are Thumb insns Attempt to find bit index of 0 BO value implies no branch hint, when using + or - modifier Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Disassemble only into canonical instructions. Don't understand 0x%x Enable CDE extensions for coprocessor N space Enforce the designated architecture while decoding. Error processing section %u Error: read from memory failed Examine preceding label to determine an insn's type File has invalid ME-Config section. File has no ME-Config section. GPR odd is illegal Hmmmm 0x%x Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Invalid NFP option: %s Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Please report this bug Print CP0 register and HWR names according to specified architecture. Print CP0 register names according to specified architecture. Default: based on binary being disassembled. Print FPR names according to specified ABI. Default: numeric. Print GPR and FPR names according to specified ABI. Print GPR names according to specified ABI. Default: based on binary being disassembled. Print HWR names according to specified architecture. Default: based on binary being disassembled. Print numeric register names, rather than ABI names. Print the CSR according to the chosen privilege spec. Print unknown instructions according to length from first two bits Recognize DSP instructions. Recognize FPU QuarkSE-EM instructions. Recognize FPX DP instructions. Recognize FPX SP instructions. Recognize MSA instructions. Recognize NPS400 instructions. Recognize double assist FPU instructions. Recognize double precision FPU instructions. Recognize single precision FPU instructions. Recognize the Global INValidate (GINV) ASE instructions. Recognize the Loongson Content Address Memory (CAM) instructions. Recognize the Loongson EXTensions (EXT) instructions. Recognize the Loongson EXTensions R2 (EXT2) instructions. Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions. Recognize the eXtended Physical Address (XPA) ASE instructions. Recognize the virtualization ASE instructions. Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SVE `movprfx' compatible instruction expected SVE instruction expected after `movprfx' SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown error %d Use canonical instruction forms. Use only hexadecimal number to print immediates. VSR overlaps ACC operand Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected assertion fail %s:%d attempt to set 'at' bits when using + or - modifier attempt to set y bit when using + or - modifier bad case %d (%s) in %s:%d bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte index must be a multiple of 8 byte relocation unsupported cannot use odd number destination register cannot use odd number source register cde coprocessor not between 0-7: %s cgen_parse_address returned a symbol. Literal required. coproc must have an argument: %s coprocN argument takes options "generic", "cde", or "CDE": %s destination register differs from preceding instruction displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expected 16, 32 or 64 in expected `%s' after previous `%s' expected a range of four offsets expected a range of two offsets expected a selection register in the range w12-w15 expected a selection register in the range w8-w11 expected a single offset rather than a range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal MEP INDEX setting '%x' in ELF header e_flags field illegal PL operand value illegal WC operand value illegal bitmask illegal id (%d) illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed instruction opens new dependency sequence without ending previous one insufficient data to decode instruction internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s" internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx internal error: bad vliw->next_slot value internal error: bpf_cgen_cpu_open: no endianness specified internal error: bpf_cgen_cpu_open: unsupported argument `%d' internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: broken opcode descriptor for `%s %s' internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal relocation type invalid internal: non-debugged code (test-case missing): %s:%d invalid %function() here invalid Ddd value invalid R operand invalid TH value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid bat number invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid offset invalid offset: must be in the range [-512, -8] and be a multiple of 8 invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit merging predicate expected due to preceding `movprfx' mis-matched privilege spec set by %s=%s, the elf privilege attribute is %s missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register multiplier negative immediate value not allowed negative or unaligned offset expected no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) out of memory output register of preceding `movprfx' expected as output output register of preceding `movprfx' not used in current instruction output register of preceding `movprfx' used as input parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range predicate register differs from that in preceding `movprfx' predicated instruction expected after `movprfx' previous `movprfx' sequence not closed reading from a write-only register reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register size not compatible with previous `movprfx' register source in immediate move register unavailable for short instructions relocation invalid for store rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected size register differs from preceding instruction source and target register operands must be different source register differs from preceding instruction specified register cannot be read from specified register cannot be written to stack pointer register expected start register out of range starting offset is not a multiple of 2 starting offset is not a multiple of 4 syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) the register-index form of PRFM does not accept opcodes in the range 24-31 the three register operands must be distinct from one another this `%s' should have an immediately preceding `%s' undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown S/390 disassembler option: %s unknown constraint `%c' unknown operand shift: %x unknown privileged spec set by %s=%s unknown reg: %d unrecognised disassembler CPU option: %s unrecognised disassembler option: %s unrecognised register name set: %s unrecognized disassembler option with '=': %s unrecognized disassembler option: %s unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range writing to a read-only register Project-Id-Version: opcodes 2.40.90 Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/ POT-Creation-Date: 2023-07-03 11:31+0100 PO-Revision-Date: 2023-07-03 22:58+0200 Last-Translator: Roland Illig <roland.illig@gmx.de> Language-Team: German <translation-team-de@lists.sourceforge.net> Language: de MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit Plural-Forms: nplurals=2; plural=(n != 1); X-Bugs: Report translation errors to the Language-Team address. X-Generator: Poedit 3.3.2 X-Poedit-Bookmarks: -1,64,-1,-1,-1,-1,-1,-1,-1,-1 no-aliases Kanonische Form der Befehle verwenden. numeric Numerische Registernamen statt ABI-Namen ausgeben. Für die obigen Optionen werden die folgenden Werte für »%s« unterstützt: aliases Befehls-Aliase ausgeben. debug_dump Temporärer Schalter für Debugspuren. no-aliases Befehls-Aliase nicht ausgeben. no-notes Befehls-Hinweise nicht ausgeben. no-pc Programmzähler-Präfix nicht ausgeben. ctx4 Disassemblieren mit 4-Kontext-Modus erzwingen. ctx8 8-Kontext-Modus erzwingen, hat Vorrang. notes Befehls-Hinweise ausgeben. Die folgenden AARCH64-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden ARC-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden ARM-spezifischen Disassembleroptionen werden in Kombination mit dem Schalter »-M« unterstützt: Die folgenden LoongArch-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden MIPS-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden NFP-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden PPC-spezifischen Disassembleroptionen werden in Kombination mit dem Schalter »-M« unterstützt: Die folgenden RISC-V-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden S/390-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Die folgenden i386/x86-64-spezifischen Disassembleroptionen werden zusammen mit dem Schalter »-M« unterstützt (mehrere Optionen sollten durch Kommata getrennt werden): Warnung: Da die Opcode-Klasse geraten ist, ist das Disassemblat möglicherweise falsch. Verwenden Sie -M<Klasse[,Klasse]>, um die korrekten Opcode-Klassen auszuwählen. Warnung: Unerlaubte Verwendung eines doppelten Registerpaares. addr16 16-Bit-Adressgröße annehmen addr32 32-Bit-Adressgröße annehmen addr64 64-Bit-Adressgröße annehmen amd64 Maschinenbefehl in AMD64-ISA anzeigen att Maschinenbefehl in AT&T-syntax anzeigen att-mnemonic Maschinenbefehl in AT&T-Mnemonic anzeigen data16 16-Bit-Datengröße annehmen data32 32-Bit-Datengröße annehmen i386 Im 32-Bit-Modus disassemblieren i8086 Im 16-Bit-Modus disassemblieren intel Maschinenbefehl in Intel-Syntax anzeigen intel-mnemonic Maschinenbefehl in Intel-Mnemonic anzeigen intel64 Maschinenbefehl in Intel64-ISA anzeigen suffix Maschinenbefehl-Suffix immer in AT&T-Syntax anzeigen x86-64 Im 64-Bit-Modus disassemblieren # Interner Fehler, unerkannter Modifikator (%c) # Interner Fehler, undefinierter Operand in „%s %s“ $<undefiniert> %dsp16() hat als Parameter eine symbolische Adresse, keine Zahl %dsp8() hat als Parameter eine symbolische Adresse, keine Zahl LSL-Operator ist hier nicht erlaubt ROR-Operator ist hier nicht erlaubt (DP) Offset außerhalb des gültigen Bereichs. (SP) Offset außerhalb des gültigen Bereichs. (unbekannt) *ungültig* Unbekannter Operandentyp: %d* *unbekannt* , <ungültiger CRC-Operator>, .<falsch> 21-Bit-Offset außerhalb des gültigen Bereichs 64-Bit-Adresse ist deaktiviert <falsch> <Funktionscode %d> <ungültiger Maschinenbefehl> <ungültige Genauigkeit> <ungültige Registernummer> <interner Disassemblerfehler> <interner Fehler in der Opcode-Tabelle: %s %s> <ungültige CC-Register-Nummer> <ungültiger Zweig>[ <ungültige cacheop-Nummer> <Ungültige Befehlsaktion %d:%d:%d>[] <Ungültiges Befehlsziel %d:%d:%d>[] <ungültiger Bedingungscode> <ungültiges Flag> <ungültige Gleitkomma-CC-Register-Nummer> <ungültige Operandengröße> <ungültige prefop-Nummer> <ungültige Registernummer> <ungültige Registernummer> <ungültige S-Register-Nummer> <ungültige Größe> <ungültige V-Register-Nummer> <ungültiger Maschinenbefehl>: <unbekanntes Register %d> ABBRUCH: Unbekannter Operand Beim Generieren der Erweiterungsoperationen für die Befehle ist ein Fehler aufgetreten Annnehmen, dass alle Befehle Thumb-Befehle sind Versuch, ein gesetztes Bit von 0 zu bestimmen BO-Wert führt nicht zu Sprungvorhersage, bei Verwendung der Modifikatoren »+« oder »-« Ungültiger Direktausdruck Ungültiges Register beim Post-Increment Ungültiges Register beim Pre-Increment Falscher Registername Oh, oh. Hier ist richtig was kaputt in parse_imm16! Die Bitnummer, um das allgemeine Register zu indizieren, ist außerhalb des gültigen Bereichs 0-15 Byteadresse benötigt -- muss gerade sein. "register"-Namen disassemblieren Im ESA-Architektur-Modus disassemblieren Im z/-Architektur-Modus disassemblieren Nur die kanonische Form der Befehle verwenden. Ich verstehe »0x%x« nicht. CDE-Erweiterungen für Koprozessor-N-Raum aktivieren Beim Decodieren die gewählte Architektur erzwingen. Fehler beim Verarbeiten von Abschnitt %u Fehler: Lesen aus dem Speicher fehlgeschlagen Vorangehende Sprungmarke untersuchen, um die Befehlsart festzustellen Datei hat ungültigen ME-Config-Abschnitt. Datei hat keinen ME-Config-Abschnitt. GPR ungerade ist ungültig Hmmmm 0x%x Direktwert liegt außerhalb des gültigen Bereichs -128 bis 127 Direktwert liegt außerhalb des gültigen Bereichs -32768 bis 32767 Direktwert liegt außerhalb des gültigen Bereichs -512 bis 511 Direktwert liegt außerhalb des gültigen Bereichs -7 bis 8 Direktwert liegt außerhalb des gültigen Bereichs -8 bis 7 Direktwert liegt außerhalb des gültigen Bereichs 0 bis 65535 Ungültige NFP-Option: %s Ungültige Größenangabe Das LP_COUNT-Register kann nicht als Zielregister verwendet werden Sprungmarke verträgt sich nicht mit »Rx« Sprungmarke verträgt sich nicht mit dem Registername Wohlbekannte globale Namen benennen Keine Verlagerung für kleine Direktwerte Das ist keine PC-relative Adresse. Dieser Opcode kann nur $sp oder $15 als Parameter haben Dieser Opcode kann nur $tp oder $13 als Parameter haben Operand muss ein Symbol sein Operand außerhalb des gültigen Bereichs -32768 bis 32767. Bitte melden Sie diesen Fehler (auf Englisch, an https://www.sourceware.org/bugzilla/) CP0-Register und HWR-Namen entsprechend der angegebenen Architektur ausgeben. CP0-Registernamen entsprechend der angegebenen Architektur ausgeben. Vorgabe: abhängig von der Binärdatei, die disassembliert wird. FPR-Namen entsprechend des angegebenen ABI ausgeben. Vorgabe: numerisch. GPR- und FPR-Namen entsprechend des angegebenen ABI ausgeben. Namen der Mehrzweckregister entsprechend des angegebenen ABI ausgeben. Standard: abhängig von der Binärdatei, die disassembliert wird. HWR-Namen entsprechend der angegebenen Architektur ausgeben. Vorgabe: abhängig von der Binärdatei, die disassembliert wird. Numerische Registernamen statt ABI-Namen ausgeben. Die CSR gemäß der gewählten Privilegien-Angabe ausgeben. Unbekannte Befehle anhand ihrer Länge aus den ersten beiden Bits ausgeben DSP-Befehle erkennen. FPU-QuarkSE-EM-Befehle erkennen. FXP-DP-Befehle erkennen. FPX-SP-Befehle erkennen. MSA-Befehle erkennen. NPS400-Befehle erkennen. Befehle für hilfsweise doppelt genaue FPU erkennen. Befehle für doppelt genaue FPU erkennen. Befehle für einfach genaue FPU erkennen. Befehle für Global INValidate (GINV) Adressraumerweiterung erkennen. Die Loongson-Befehle für Content Address Memory (CAM) erkennen. Die Loongson-Befehle für EXTensions (EXT) erkennen. Die Loongson-Befehle für EXTensions R2 (EXT2) erkennen. Die Loongson-ASE-Befehle für MultiMedia extensions Instructions (MMI) erkennen. Befehle für eXtended Physical Address (XPA) Adressraumerweiterung erkennen. ASE-Befehle für Virtualisierung erkennen. Registerliste ist ungültig Das Register muss zwischen r0 und r7 liegen Das Register muss zwischen r8 und r15 liegen Die Registernummer ist nicht gültig SR/RelID l liegt außerhalb des gültigen Bereichs Zu SVE-»movprfx« kompatibler Befehl erwartet SVE-Befehl hinter »movprfx« erwartet SelID liegt außerhalb des gültigen Bereichs Rohe Registernamen auswählen Von GCC verwendete Registernamen auswählen Von ARMs ISA-Dokumentation verwendete Registernamen verwenden In APCS verwendete Registernamen auswählen In ATPCS verwendete Registernamen auswählen Spezielle Registernamen für ATPCS auswählen Kleiner Operand war keine Direktzahl Nummer des Spezialregisters ist außerhalb des gültigen Bereichs Syntaxfehler: Kein abschließendes »)« Die folgenden WebAssembly-spezifischen Disassembleroptionen werden in Kombination mit dem Schalter »-M« unterstützt: Der Operand des Prozent-Operators ist kein Symbol UIMM = 0000 ist ungültig UIMM-Werte > 15 sind ungültig UIMM-Werte > 7 sind ungültig Unbekannter Fehler %d Kanonische Form der Befehle verwenden. Direktwerte ausschließlich hexadezimal ausgeben. VSR überlappt den ACC-Operanden Der Wert ist nicht ausreichend ausgerichtet Wert des A-Operanden muss entweder 0 oder 1 sein Schlüsselwort »W« ist im Operandenplatz »FR« ungültig. W-Register erwartet Warnung: Disassemblat unzuverlässig – nicht genügend Bytes verfügbar Warnung: Ungültig als 2-Op-Maschinenbefehl Warnung: Ungültig als Emulations-Maschinenbefehl Warnung: Benutzung der reservierten A/L- und B/W-Bits erkannt Warnung: Unbekannter CALLA-Adressierungsmodus Mögliche Werte liegen zwischen -1 und 6 Adressregister im Ladebereich (load range) Adressen-Zurückschreiben erwartet Assertion fehlgeschlagen: %s:%d Versuch, die at-Bits zusammen mit dem Modifikator »+« oder »-« zu setzen Versuch, das y-Bit zusammen mit dem Modifikator »+« oder »-« zu setzen internal error: case %d (%s) in %s:%d Falscher Befehl »%.50s« Falscher Befehl »%.50s...« Bit,Basis liegt außerhalb des gültigen Bereichs Bit,Basis liegt außerhalb des gültigen Bereichs für Symbol Sprung-Operand ist nicht ausgerichtet (unaligned) Verzweigung auf ungeraden Offset Verzweigungswert außerhalb des gültigen Bereichs und zu einem ungeraden Offset Verzweigungswert außerhalb des gültigen Bereichs Byteindex muss ein Vielfaches von 8 sein Byte-Relokation nicht unterstützt Nummer des Zielregisters muss gerade sein Nummer des Quellregisters muss gerade sein CDE-Koprozessor muss zwischen 0 und 7 sein: %s cgen_parse_address hat Symbol zurückgegeben, muss jedoch ein Literal sein. »coproc« erfordert ein Argument: %s Das Argument für »coprocN« akzeptiert nur die Werte »generic«, »cde« oder »CDE«: %s Zielregister unterscheidet sich von dem im vorangehenden Befehl der Abstandswert ist nicht ausgerichtet Der Abstandswert ist außerhalb des gültigen Bereichs und nicht ausgerichtet der Abstandswert ist außerhalb des gültigen Bereichs Direktwert dsp:16 liegt außerhalb des gültigen Bereichs Direktwert dsp:20 liegt außerhalb des gültigen Bereichs Direktwert dsp:24 liegt außerhalb des gültigen Bereichs Direktwert dsp:6 liegt außerhalb des gültigen Bereichs 16, 32 oder 64 erwartet in »%s« nach vorherigem »%s« erwartet Bereich aus vier Offsets erwartet Bereich aus zwei Offsets erwartet Auswahlregister im Bereich von w12 bis w15 erwartet Auswahlregister im Bereich von w8 bis w11 erwartet Einzelnen Offset statt eines Bereichs erwartet Adresse relativ zu got erwartet: got(Symbol) Adresse relativ zu got erwartet: gotoffhi16(Symbol) Adresse relativ zu got erwartet: gotofflo16(Symbol) Adresse relativ zu gp erwartet: gp(Symbol) Extend-Operator erwartet Irrelevantes Register Das erste Register im Bereich sollte r13 sein Gleitkomma-Direktwert erwartet Gleitkommazahl muss entweder 0.0 oder 1.0 sein Gleitkommazahl muss entweder 0.5 oder 1.0 sein Gleitkommazahl muss entweder 0.5 oder 2.0 sein Unerlaubter Wert für L-Operanden Ungültige Einstellung »%x« für »MEP INDEX« im ELF-Header-Feld e_flags Unerlaubter Wert für PL-Operanden Unerlaubter Wert für WC-Operanden Ungültige Bitmaske Ungültige ID (%d) Unerlaubter Direktwert Unerlaubte Benutzung von Klammern imm10 liegt außerhalb des gültigen Bereichs Direktwert imm:6 liegt außerhalb des gültigen Bereichs Direktwert liegt außerhalb des gültigen Bereichs 0 bis 7 Direktwert liegt außerhalb des gültigen Bereichs 1 bis 2 Direktwert liegt außerhalb des gültigen Bereichs 1 bis 8 Direktwert liegt außerhalb des gültigen Bereichs 2 bis 9 Direkter Offset Direktoperand außerhalb des gültigen Bereichs Direktwert ist zu groß für Elementgröße Direktwert Ein Direktoperand kann kein Register sein Direktwert außerhalb des gültigen Bereichs Direktoperand außerhalb des gültigen Bereichs Direkte Null erwartet Inkompatibler L-Operandenwert Indexregister im Ladebereich (load range) Indexregister xzr ist nicht erlaubt Der Befehl beginnt eine neue Abhängigkeitsfolge, ohne die vorherige zu beenden Nicht genug Daten, um Befehl zu dekodieren internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s" internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx internal error: bad vliw->next_slot value internal error: bpf_cgen_cpu_open: no endianness specified internal error: bpf_cgen_cpu_open: unsupported argument `%d' internal error: bpf_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: broken opcode descriptor for `%s %s' internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' Interne Verlagerungsart ungültig internal error: non-debugged code (test-case missing): %s:%d %function() ist hier ungültig Ungültiger Ddd-Wert Ungültiger R-Operand Ungültiger TH-Wert Ungültiger Adresstyp für Operand Ungültiger Adressierungsmodus Ungültiger Wert für Direktwert Ungültige bat-Nummer Ungültige bedingte Option Ungültige Konstante Ungültiger Zugriff auf Zähler Nicht erlaubter Extend/Shift-Operator Ungültiger Direktwert; muss 1, 2 oder 4 sein Ungültiges Maskierungsfeld Ungültige mfcr-Maske Ungültiger Offset Ungültiger Offset: Muss im Bereich [-512, -8] liegen und ein Vielfaches von 8 sein Ungültiger Operand. Die Art kann nur 0, 1 oder 2 sein. Ungültige Position; muss 0, 16, 32, 48 oder 64 sein. Ungültige Position; muss 0, 8, 16 oder 24 sein Ungültige Position; muss 16, 32, 64 oder 128 sein. Ungültige Position; muss 0, 4, 8, ..., 124 sein. Nicht erlaubte Anzahl im Post-Inkrement Ungültiges Register Ungültiges Register für Stackanpassung Falscher Registername Ungültige Registernummer, sollte blink sein Ungültige Registernummer, sollte Gleitkomma sein Ungültige Registernummer, sollte pcl sein Ungültiger Register-Offset Ungültiger Registeroperand beim Aktualisieren Ungültiger replizierter Direktwert für MOV Ungültige Schiebeanzahl Ungültiger Schiebeoperator Ungültiger Wert für Größe; muss im Bereich 1-64 sein. Ungültige Größe; muss 1, 2, 4 oder 8 sein Ungültige Größe, muss sein: Ungültige sprg-Nummer Ungültige tbr-Nummer Ungültiger Wert für Direktwert von CMEM ld/st Ungültiger Wert für Direktwert Sprunghinweis ist nicht ausgerichtet (unaligned) Müll am Ende der Zeile Letztes Register des Bereichs passt nicht Zusammenführende Bedingung erwartet, aufgrund des vorangehenden »movprfx« unpassende Berechtigungsangabe %s=%s, das Berechtigungsattribut von ELF ist %s Fehlende »)«. Hier fehlt eine »]«. Extend-Operator fehlt Fehlender Mnemonic im Syntaxstring Fehlendes Register Multiplikator Negativer Direktwert nicht erlaubt Negativer oder unausgerichteter Offset erwartet Schieben ist für 8-Bit-Konstanten nicht möglich Kein gültiges r0l/r0h-Paar »offset(IP)« ist keine gültige Form Operand ist nicht null Operand außerhalb des gültigen Bereichs (%ld ist nicht zwischen %ld und %ld) Operand außerhalb des gültigen Bereichs (%ld ist nicht zwischen %ld und %lu) Operand außerhalb des gültigen Bereichs (%lu ist nicht zwischen %lu und %lu) Operand außerhalb des gültigen Bereichs (0x%lx ist nicht zwischen 0 und 0x%lx). Operand außerhalb des gültigen Bereichs (1 bis 255) Zu wenig Speicher Ausgaberegister des vorangehenden »movprfx« auch hier als Ausgabe erwartet Ausgaberegister des vorangehenden »movprfx« wird in aktuellem Befehl nicht verwendet Ausgaberegister des vorangehenden »movprfx« wird als Eingabe verwendet parse_addr16: Ungültiger Operatorindex. Der Prozent-Operator ist kein Symbol Positionswert außerhalb des gültigen Bereichs Bedingungsregister unterscheidet sich von dem im vorangehenden »movprfx« Bedingter Befehl nach »movprfx« erwartet Vorherige »movprfx«-Folge nicht beendet Versuch, ein lesegeschütztes Register auszulesen Registerpaar muss zusammenhängend sein Registerpaar muss mit geradem Register anfangen Register R30 ist ein limm-Indikator Register-Elementindex Register muss BLINK sein Register muss GP sein Register muss ILINK1 sein Register muss ILINK2 sein Register muss PCL sein Register muss R0 sein Register muss R1 sein Register muss R2 sein Register muss R3 sein Register muss SP sein Register muss entweder r0-r3 oder r12-r15 sein Registername fälschlicherweise als Direktwert benutzt Registernummer Die Registernummer muss gerade sein Register außerhalb des gültigen Bereichs Registergröße nicht mit vorangehendem »movprfx« kompatibel Register-Quelle in direktem »mov« Dieses Register steht in kurzen Maschinenbefehlen nicht zur Verfügung Verlagerung für Speicherbefehl ungültig Rotation muss 0, 90, 180 oder 270 sein Rotation muss 90 oder 270 sein Schiebeanzahl Schiebeanzahl muss 0 oder 12 sein Schiebeanzahl muss 0 oder 16 sein Schiebeanzahl muss 0 oder 8 sein Schiebeanzahl muss ein Vielfaches von 16 sein Schieben ist hier nicht erlaubt Schiebe-Operator erwartet Größenregister unterscheidet sich von dem im vorangehenden Befehl Die Operanden für das Quell- und Zielregister müssen verschieden sein Quellregister unterscheidet sich von dem im vorangehenden Befehl Aus dem angegebenen Register kann nicht gelesen werden In das angegebene Register kann nicht geschrieben werden Stackpointer-Register erwartet Startregister außerhalb des gültigen Bereichs Startoffset muss ein Vielfaches von 2 sein Startoffset muss ein Vielfaches von 4 sein Syntaxfehler (erwartetes Zeichen »%c«, gefunden »%c«) Syntaxfehler (Zeichen »%c« erwartet, Befehlsende bekommen) Die Register-Index-Form von PRFM akzeptiert keine Opcodes im Bereich von 24 bis 31 Die drei Register-Operanden müssen verschieden sein dieses »%s« sollte ein unmittelbar vorangehendes »%s« haben undefiniert Unerwartetes Adressen-Zurückschreiben unbekannt unbekannt 0x%02lx unbekannt 0x%04lx Unbekannte S/390-Disassembler-Option: %s Unbekannte Einschränkung »%c« Unbekannte Operandenverschiebung: %x Unbekannte Privilegien-Angabe durch %s=%s Unbekanntes Register: %d Unbekannte Disassembler-CPU-Option: %s Unbekannte Disassembler-Option: %s Unbekannte Registernamensmenge: %s Unbekannte Disassembler-Option mit »=«: %s Unbekannte Disassembler-Option: %s Unbekannte Befehlsform Unbekannter Befehl Wert muss ein Vielfaches von 16 sein Wert muss im Bereich von 0 bis 240 liegen Wert muss im Bereich von 0 bis 28 liegen Wert muss im Bereich von 0 bis 31 liegen ÜBERSETZUNGSPROBLEM: Wert muss im Bereich von 1 bis $$$ liegen Wert muss eine Zweierpotenz sein Wert muss im Bereich 1-256 liegen vector5 liegt außerhalb des gültigen Bereichs vector8 liegt außerhalb des gültigen Bereichs Warnung: Unbekannte Option »-M%s« wird ignoriert Breitenwert außerhalb des gültigen Bereichs Versuch, ein schreibgeschütztes Register zu beschreiben PRIx64 Address 0x% is out of bounds. Adresse 0x% ist außerhalb des gültigen Bereichs.
Save File
Cancel